全部课程 >
FPGA >
SystemVerilog语言实验
加入官方QQ群:587764486 一起学习打卡!大神在群在线解答!
我要报错
简介
-
课程概况:本次课程主要讲述了SystemVerilog语言实验,其所涉及的内容包括:
1、 进程管理
2、 精细的进程控制
3、 随机约束
4、 SystemVerilog与C语言的接口
5、 功能覆盖率
-
标签:
systemverilog、ststemverilog实验
-
课程分类:FPGA
-
语言: 中文
-
总时长:00:57:03
扫码关注课程小当家,拉您加入FPGA技术讨论群
讲师简介
吴老师
拥有11年的数字芯片验证从业经验,有多款处理器芯片验证经验,参与架构和设计RISCV处理器,MIPS处理器等
我要报错
其他问题或建议
提交
取消
为了制造更好的学习环境,21ic鼓励大家将手头优质课程分享给大家一起学习,即日起:
在21ic公开课每上传一个课程,21ic公开课奖励现金10元,公开课单个用户上不封顶!(特别多的加发各种礼品)
课程要求为:21ic公开课平台下的课程分类任意分类,且课程必须清晰完整(以管理员审核为准)
格式要求为:mp4,可以到详情页下载格式转换工具,根据要求进行格式转换后批量上传。
每月只发放5000元现金奖励,先到先得。如有任何问题,联系本站管理员:1025496113
非原创视频必须上传为免费课程,该活动的解释权归21ic公开课所有。
x
点评