全部课程  >   FPGA  >   至简设计法教程Verilog快速掌握新版 用手机观看

您正在学习：

至简设计法教程Verilog快速掌握新版

,本视频由open.21ic.com提供。版权保护，盗版必究！

21ic公开课学习平台
海量资源,在线学习,线路明确,名师云集
观看前，请先

  • 目录
  • 简介
  • 标签：FPGA,verilog,至简设计法
  • 课程分类：FPGA
  • 语言： 中文
  • 总时长：01:38:11

    • Verilog HDL作为一种硬件描述语言是我们在学习FPGA时所必须掌握的工具之一。虽然Verilog HDL的最大优点是易学易用，但是由于其语法较为自由，因此初学者在使用的过程中容易犯一些错误。 明德扬至简设计法由拥有多年FPGA代码编写经验的潘文明老师首创，不仅能让初学者在短时间内掌握Verilog语言，而且编写出的代码简洁无冗余、准确度高。我们将通过一系列案例，让您得到关于Verilog的高效点拨。



加入官方QQ群：587764486 一起学习打卡！大神在群在线解答！ 我要报错

简介

  • 课程概况：Verilog HDL作为一种硬件描述语言是我们在学习FPGA时所必须掌握的工具之一。虽然Verilog HDL的最大优点是易学易用，但是由于其语法较为自由，因此初学者在使用的过程中容易犯一些错误。 明德扬至简设计法由拥有多年FPGA代码编写经验的潘文明老师首创，不仅能让初学者在短时间内掌握Verilog语言，而且编写出的代码简洁无冗余、准确度高。我们将通过一系列案例，让您得到关于Verilog的高效点拨。
  • 标签： FPGA verilog 至简设计法
  • 课程分类：FPGA
  • 语言： 中文
  • 总时长：1:38:11
扫码关注课程小当家，拉您加入FPGA技术讨论群

目录

课程详情

Verilog HDL作为一种硬件描述语言是我们在学习FPGA时所必须掌握的工具之一。虽然Verilog HDL的最大优点是易学易用，但是由于其语法较为自由，因此初学者在使用的过程中容易犯一些错误。 明德扬至简设计法由拥有多年FPGA代码编写经验的潘文明老师首创，不仅能让初学者在短时间内掌握Verilog语言，而且编写出的代码简洁无冗余、准确度高。我们将通过一系列案例，让您得到关于Verilog的高效点拨。

点评

评分

讲师简介

潘文明

潘文明，2008年毕业于暨南大学。2008至2013年，先后在中国电子科技集团公司第七研究所、华为海思半导体有限公司担任FPGA系统设计工程师和ASIC芯片设计工程师等职位。先后参与了跳频-OFDM系统、超高速网络芯片、工业以太网相片等大型项目的研发。 2013年创立深圳明德扬科技教育有限公司，将自己丰富的项目经验，总结提炼成精巧高效简单的设计方法—至简设计法，深受广大师生喜爱。

排行榜

  • 最近一周
  • 最近三月
  • 最近一年

查看更多排行榜

查看更多排行榜

查看更多排行榜

最新学习


热门排行

热门排行

学习打卡-大神在线解答