全部课程  >   FPGA  >   用verilog实现UART协议,以此理解何为接口协议,何为模块化设计

  • 用verilog实现UART协议,以此理解何为接口协议,何为模块化设计

    手机扫码观看
    随时随地学习

  • 大家好,欢迎收看滄海FPGA视频教程 1•何为接口协议,认识UART协议 2•如何设计模块,设计UART逻辑模块 3•怎样设计逻辑,实现UART逻辑设计 附带课程中的uart测试程序,支持不大于512字节的任意长度数据收发

  • 5
    0人评价 | 0人收藏 | 12121人学过
  • ¥1999
  •   


加入官方QQ群:587764486 一起学习打卡!大神在群在线解答! 我要报错

扫码关注课程小当家,拉您加入FPGA技术讨论群

课程详情

UART是很简单的协议,也可以说是入门级的协议,它本身不值得我们花费多大的精力探讨,但是我们可以把它看作我们刚学C语言时候写下的”hello world”,刚学习单片机时候点亮的一个led灯,这样,它就有意义了,而且它的意义已经不再是实现一个功能了。而是我们要好好利用这个简单的协议去理解协议这个概念以及如何进行模块化设计,这对FPGA来说,是尤为重要的两个方面,这也就是录制本视频的目的。欢迎大家收看。

附带课程中的uart测试程序,支持不大于512字节的任意长度数据收发


点评

评分

讲师简介

滄海

FPGA工程师,常年奋战于一线,积累不少货,您可听听,可合口味


热门排行
学习打卡-大神在线解答